

Лабораторная работа. Исследование функционирования схем регистров FIFO, LIFO и кэш-памяти

Цель работы

Основной задачей лабораторной работы является проектирование и исследование работы схем буферов FIFO и LIFO, которые можно отнести к запоминающим устройствам с последовательным доступом.

Функциональная схема буфера FIFO представлена в предыдущей главе. Буфер FIFO — это ЗУ для хранения очередей данных (списков) с порядком выборки слов таким же, что и порядок их поступления. Новое слово ставится в конец очереди, считывание осуществляется с начала очереди. В схеме перед началом работы оба счетчика адресов CTR_1 и CTR_2 сбрасываются. При записи адреса увеличиваются на единицу при каждом обращении, начиная с нулевого. То же происходит при чтении слов. Если адреса сравниваются при чтении, то буфер пуст. Если адреса сравниваются при записи, то буфер полон. Если буфер полон, то нужно прекратить прием данных, а если пуст, то нужно прекратить чтение. Аналогично решается задача построения буфера LIFO.

Кэш-память запоминает копии информации, передаваемой между устройствами. Структурная схема кэш-памяти приведена в предыдущей главе. Каждая ячейка памяти хранит данные, а поле Tag — полный физический адрес информации хранящейся в основной памяти, копия которой записана в кэш-память. При любых обменах физический адрес запрашиваемой информации сравнивается с полями Tag всех ячеек и при совпадении их в любой ячейке сигнал "Hit" устанавливается в "1". При чтении и значении сигнала $Hit = 1$ данные выдаются на шину данных, если же совпадений нет ($Hit = 0$), то при чтении из основной памяти данные

вместе с адресом помещаются в свободную ячейку кэш-памяти. При записи данные вместе с адресом размещаются в кэш-памяти (в обнаруженную ячейку при $Hit = 1$ и свободную при $Hit = 0$).

Программа работы

1. Используя материал предыдущей главы, разработайте схему буфера FIFO. Функциональная схема этого устройства приведена в той же главе. Проверьте правильность работы схемы, задав все возможные режимы ее работы. Поясните принцип работы устройства и приведите временные диаграммы.
2. Спроектируйте программную модель буфера FIFO на VHDL. Сравните результаты работы модели с результатами, полученными в предыдущем пункте.
3. Разработайте в графическом редакторе схему буфера LIFO. Получите временные диаграммы. Используя диаграммы, поясните принцип работы этого устройства.
4. Создайте программную модель буфера LIFO на VHDL. Сравните результаты работы модели с результатами, полученными в п. 3.
5. Используя материал предыдущей главы, разработайте схему кэш-памяти. Функциональная схема этого устройства приведена в той же главе. Проверьте правильность работы схемы, задав все возможные режимы ее работы. Поясните принцип работы устройства и приведите временные диаграммы.